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使用した 2 つの PC において，消費電力を測定し，それぞれの消費電力特性を明らかにした．また，
周波数やコア数を変更した場合の消費電力の予測についても検討を行い，これにより一般的な PCに
おける消費電力自動制御機構の可能性を示した．
Measurement and Characterization of multi-core processor's for
dynamic power optimization system using pro¯le information
Yoshihiko Hotta,y Hideaki Kimuray and Takayuki Imada y
Recently, there has been tremendous interest in power-aware computing such as PDA, mo-
bile phone, and laptop computer. From this background, we propose runtime system to
achieve power/energy reduction using pro¯le information. This system select the frequency
and the number of cores from pro¯le information. In this paper, we have evaluated the char-
acteristics of multi-core processor's power consumption for developing ECO system. And
we also have discussed power/energy prediction in all frequency, and all cores. From these
result, we found that our dynamic power optimization system is promising for power-aware
computing on a PC.
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( 1 ) 限られた電力内で最低あと X 時間動作してほ
しい




















Elow とする．E と Elow の比較を行い，余剰電
力 Eextra を求める．(2)の場合: ある周波数Gn，
コア数 Cm である作業 K を実行する時，必要な
エネルギーを Ek とすると Ek は，以下の式で表
現される．
Ek = fk(Gn; Cm)
(n=0,1,・・Gmax m = 1,・・Nmax)
Gmax，Cmax は使用可能な最大周波数，最大コ






































図 3 PowerWatch: 電力測定システム
を行いEk < Eとなる全ての fk(Gn; Cm)の中か
ら最も実行時間が短くなる Gn，Cm の組合せを
選び，周波数をGn に，コア数をCmに変更する．
² Step4: 2，3 を定期的に繰り返す一定時間 Tth
毎に繰り返し処理を行い，最適な状態を選択する．




































































5表 2 Core2Duo E6600 の周波数・電圧・idle 時の消費電力
周波数 電圧 CPU12V(idle) +5V(idle) total(idle)
1.6GHz 1.175V 20W 26W 55W
1.86GHz 1.225V 21W 26W 56W
2.13GHz 1.275V 22W 26W 57W
2.4GHz 1.325V 22W 26W 57W
表 3 Athlon64 X2 5000+の周波数・電圧・idle 時の消費電力
周波数 電圧 CPU12V(idle) total(idle)
1.0GHz 1.10V 13W 32W
1.4GHz 1.15V 14W 34W
1.8GHz 1.20V 16W 35W
2.2GHz 1.25V 18W 37W
2.6GHz 1.30V 20W 40W
表 4 Core2Duo E6600 の EP の平均消費電力（実測値）
周波数 CPU12V(2core) +5V(2core) total(2core)
1.6GHz 23W(24W) 26W(26W) 58W(60W)
1.86MHz 26W(28W) 26W(26W) 61W(63W)
2.13GHz 30W(32W) 26W(26W) 65W(68W)
2.4GHz 34W(37W) 26W(26W) 69W(72W)







表 1 対象とする PC の仕様
システム名 Mario Luigi
CPU Core2Duo E6600 Athlon64 X2 5000+
Clock 2.40GHz 2.6GHz













3.1 評 価 環 境
表 1 に評価を行った PC の仕様を示す．評価する
プロセッサとして，最近の主流になりつつある Intel
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図 7 Athlon64 X2 における 1GHz で実行したときの thread 数による消費電力の違い
3.4 Athlon X2の消費電力特性
3.4.1 idle時の消費電力










































































る．Athlon64 X2は Core2Duo と比較して動作可能
な周波数の幅が広い．2 thread 実行時の挙動も異な
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